中文名: CPLDFPGA高級應用開發指南
作者: 任曉東
文博
圖書分類: 網絡
資源格式: PDF
版本: 掃描版
出版社: 電子工業出版社
書號: 7505387642
發行時間: 2003年6月
地區: 大陸
語言: 簡體中文
簡介:

內容簡介:
　　 目前，CPLD／FPCA被廣泛地應用在航天、通信、醫療、工控等各個領域。本書從現代電子系統設計的角度出發，基於全球最大的可編程邏輯器件生產廠商Xilinx公司的系列產品，系統全面介紹了CPLD／FPCA的內部結構、設計流程和開發工具，詳細論述了CPLD／PPGA設計的時序約束、仿真驗證和綜合實現，重點介紹了嵌入PowerPC405的平台PPGA開發以及FPGA在DSP領域的最新應用。
　　 對於從事各類電子系統設計的科研人員和應用技術工程師，本書是一本不可多得的針對電子系統原理和開發的參考書。本書也可作為有志於從事專用數字電路設計的高等院校高年級本科生和研究生的教學參考書。
內容截圖：

目錄:
第1章 可編程邏輯器件與eda技術
1．1 可編程邏輯器件及其特征
1．1．1 簡單pld
1．1．2 cpld
1．1．3 fpca
1．1．4 門陣列
1．1．5 標准單元法
1．2 ppga的應用及設計要求
1．2．1 fpga的應用
1．2．2 fpga設計要求
1．3 eda技術簡介及軟件
1．3．1 eda技術
1．3．2 ppga開發用的軟件
1．4 因特網上的ppca及其他資源
1．5 小結
第2章 xilinx cpld系列產品
2．1 xc9500系列產品
2．1．1 簡介
2．1．2 器件結構
2．2 coolrunner-ii系列產品
. 2．2．1 簡介
2．2．2 器件結構
2．2．3 設計技巧
2．3 小結
第3章 xilinx fpga系列產品
3．1 spanan-iie系列產品
3．1．1 概述
3．1．2 器件結構
3．2 virtex-ii系列產品
3．2．1 概述
3．2．2 器件結構
3．3 virtex-iipro系列產品
3．3．1 概述
3．3．2 器件結構
3．4 小結
第4章 xilinx ise應用基礎
4．1 ise設計流程
4．1．1 設計輸入
4．1．2 功能仿真
4．1．3 綜合
4．1．4 實現
4．1．5 時序仿真
4．1．6 下載配置
4．2 ise基本設計工具
4．2．1 architecture wizard
4．2．2 pace
4．2．3 內核生成器(corecenerator)
4．2．4 impact
4．2．5 prom file formatter
4．3 小結
第5章 fpga高級設計技巧(一)——ise高級工具
5．1 f1oorplanner
5．1．1 概述
5．1．2 f100rplanner使用說明
5．2 fpca editor
5．2．1 概述
5．2．2 fpca editor使用說明
5．3 xpower
5．3．1 概述
5．3．2 xpower使用說明
5．4 chipscope
5．4．1 概述
5．4．2 chipscope使用說明
5．5 小結
第6章 fpga高級設計技巧(二)——約束與配置
6．1 約束設計
6．1．1 概述
6．1．2 時序約束
6．1．3 其他重要的約束參數
6．1．4 ucf文件和constrmntedjtor
6．2 配置設計
6．2．1 概述
6．2．2 下載配置模式
6．2．3 cpld下載配置設計
6．2．4 fpga下載配置設計
6．2．5 virtex-ii系列器件下載配置設計
6．3 小結
第7章 fpga高級設計技巧(三)——時鐘與ram
7．1 時鐘設計技巧
7．1．1 全局時鐘網絡
7．1．2 數字延遲鎖相環(dll)
7．1．3 數字時鐘管理器(dcm)
7．2 b1ockram設計技巧
7．2．1 b1cokram設計基礎
7．2．2 b1ockram設計說明
7．3 小結
第8章 fpga設計仿真驗證——modelsim
8．1 數字電路設計的仿真驗證
8．1．1 仿真驗證基本概念
8．1．2 testbench基本概念
8．1．3 teatbench設計提示
8．1．4 te8tbench設計示例
8．2 modelsim應用說明
8．2．1 modelsim基本命令
8．2．2 modelsim應用說明
8．3 小結
第9章 基於synplify的fpga綜合設計
9．1 synplify和synplify pro概述
9．1．1 選擇synplifypro的原因
9．1．2 ppga設計流程
9．1．3 synplifypro界面
9．2 synplifypro使用入門
9．2．1 建立一個工程
9．2．2 編譯
9．2．3 設置xilinx約束
9．2．4 設置與xilinx器件有關的選項
9．2．5 執行綜合
9．3 綜合報告的解析
9．4 時序修正
9．5 veriloghdl的設計風格
9．5．1 在編寫代碼之前的准備工作
9．5．2 可綜合的veriloghdl風格
9．5．3 veriloghdl代碼風格
9．5．4 程序員提示
9．6 小結
第10章 嵌入式系統的軟硬件設計
10．1 嵌入式系統的結構
10．1．1 cisc結構
10．1．2 risc結構
10．2 系統的軟硬件協同設計
10．3 設計重用與基於平台的設計
10．4 軟硬件協同設計的方法
10．5 以太網橋的設計實例
10．5．1 以lotos為基礎的協同設計
10．5．2 要設計的以太網橋
10．5．3 實例的具體分析
10．5．4 結果分析
10．6 小結
第11章 嵌入povverpc的平台fpga軟硬件設計
11．1 powerpc405內部結構和外部接口
11．1．1 powerpc405內部結構
11．1．2 powerpc405外部接口
11．2 edk應用說明
11．2．1 系統描述文件
11．2．2 edk開發流程
11．3 嵌入powerpc的平台fpga設計
11．3．1 嵌入powerpc的平台fpca設計
11．3．2 嵌入powerpc的平台ppca設計實例
11．4 小結
第12章 xilinxfpga在數字信號處理領域的應用
12．1 system generator基礎
12．1．1 系統級建模
12．1．2 dsp的設計流程
12．1．3 算術數據類型
12．1．4 硬件握手
12．1．5 按位和按周期對齊的建模
12．2 軟件使用基礎
12．2．1一般設計步驟
12．2．2 simulink系統周期與硬件時鐘頻率
12．2．3 同步機制
12．2．4 創建高性能設計的提示
12．2．5 logicore
12．2．6 自動創建的文件
12．3 積分的例子
12．3．1 simulink建模
12．3．2 vhdl等文件的生成
12．3．3 modelsim仿真
12．3．4 synplifypro綜合
12．3．5 翻譯、映射、布局布線
12．4 自編寫vhdl的例子
12．4．1 計數器的vhdl代碼
12．4．2 創建計數器的simulink仿真模型
12．4．3 計數器例子的文件
12．4．4 運行systemcenerator
12．4．5 計數器的仿真和綜合
12．5 自編寫veriloghdl的例子
12．5．1 計數器的veriloghdl代碼
12．5．2 創建計數器的simulink仿真模型
12．5．3 計數器例子的文件
12．5．4 運行systemcenerator
12．5．5 計數器的仿真和綜合
12．6 小結
附錄a ic和fpga設計新手必讀
a．1 引言
a．2 硬件描述語言的誕生及電子設計自動化工具的發展
a．3 各種eda工具介紹與自動化設計流程之關系
a．3．1 系統規范制定(dennespecification)
a．3．2 設計描述(design description)
a．3．3 功能驗證(function verification)
a．3．4 邏輯電路綜合(logic synthesis)
a．3．5 邏輯門級的電路功能驗證(gate-level netlist verification)
a．3．6 布局與布線(p1ace and routing)
a．3．7 布線後的電路功能驗證(post layout verification)
a．4 結論
附錄b verilog hdl與vhdl的比較
1．vhdl
2．verilog hdl
3．兩種語言的描述層次
4．1995年hdl的使用情況
5．vhdl與verilog hdl在各方面的比較
附錄c virtex-ii和spartan-ii的管腳
附錄d 實驗指導
實驗1 ise應用基礎
實驗目的
實驗內容
實驗說明
實驗步驟
實驗2 modelsim應用基礎
實驗目的
實驗內容
實驗說明
實驗步驟
實驗3 synplify的設計實例
實驗目的
實驗內容
實驗說明
實驗步驟
實驗4 基於powerpc405的fpca設計實例
實驗目的
實驗內容
實驗說明
實驗提示
實驗步驟
實驗5 systemgenerator的設計實例
實驗目的
實驗內容
實驗說明
積分實驗步驟
vhdl步驟
veriloghdl步驟
附錄e ic和fpga專業術語的中英文對照
附錄f xilinx fpga支持的ip列表
參考資料