資料介紹

語言：英語
網址：http://www.altera.com/products/software/products/quartus2/qts-index.html
類別：FPGA設計

Quartus II 軟件6.0使高密度FPGA設計達到了最高效率，能夠迅速完成設計，與傳統的高密度FPGA設計流程相比，極大的提高了您的效率。現在，您可以充分利用下面的增強特性：

●TimeQuest——新一代ASIC功能時序分析儀，支持業界標准Synopsys設計約束(SDC)時序分析方法。
●PowerPlay功耗分析和優化技術能夠對功耗進行自動優化，從設計概念形成到實施階段，幫助您提高功耗管理的效率。
●漸進式編譯支持自下而上的設計流程，可以分別建立和優化設計模塊。系統體系結構可以逐步集成經過優化的設計模塊，在整個集成過程中，保持設計模塊的性能不變。
●SOPC Builder避免了繁雜而又容易出錯的系統集成任務，幫助您迅速建立系統。
●按鍵式物理綜合技術和自動的設計空間管理器簡化了設計優化過程。
●工具間廣泛的交叉探測支持識別和糾正設計問題。
●引腳規劃器特性(PDF)簡化了I/O引腳分配規劃、分配和驗證。
●完整的命令行和工具命令語言(Tcl)腳本接口為您提供了高級腳本功能。

Quartus II 軟件在以下方面延續了技術領先優勢：

●性能
●設計流程和IP集成方法
-漸進式編譯
-SOPC Builder集成和系統生成工具
-結構化ASIC設計流程：使用相同的低成本軟件和相同的IP進行FPGA或者結構化ASIC設計
-完整的命令行和Tcl腳本接口
-支持主要的第三方EDA工具
-Nios® II嵌入式處理器
-能夠立即使用的IP內核擴展庫
-DSP Builder軟件

●布局布線技術
●時序逼近技術
●驗證方案
-TimeQuest——帶有自然SDC格式的ASIC功能時序分析儀
-PowerPlay功耗分析
-不用重新配置器件，便可以在系統更新存儲器和常數
-芯片編輯器
-SignalTap® II嵌入式邏輯分析儀，以及外部邏輯分析儀支持
-與所有主要第三方EDA驗證工具和方法的集成

轉自TLF
未通過安全和安裝測試，使用後果自負與本論壇無關
軟件版權歸原作者及原軟件公司所有，如果你喜歡，請購買正版軟件