中文名: ALTERA QUARTUS II v7.1-QUASAR FPGA設計資源格式: 光盤鏡像發行時間: 2007年制作發行: Altera公司地區: 美國簡介:
鏈接來自ShareTheFiles
未經過安全檢測與安裝測試，您在使用中所產生的任何後果自負皆與本論壇無關
軟件版權歸原作者及原軟件公司所有，如果您喜歡，請購買正版
語言：英語
網址：http://www.altera.com/products/software/products/quartus2/qts-index.html
類別：FPGA設計
Quartus II 軟件7.1在性能和效率上達到了最高水平。在FPGA、CPLD和結構化ASIC設計上，Quartus® II 軟件7.1的性能和效能首屈一指。這一版本新增加了對Arria™ GX FPGA的支持，該器件是Altera新的低成本器件系列，該系列帶有收發器，針對協議應用進行了優化。軟件縮短了按鍵式編譯的時間，進一步擴大了Quartus II 軟件的效能優勢——比最相近的65nm競爭FPGA快兩倍。7.1版還對SOPC Builder工具進行了改進。新的基礎結構支持交互性能更好的GUI，可快速實現大型系統，提供擴展知識產權(IP)支持。
Altera Quartus II軟件7.1編譯時間縮短一倍，存儲器資源占用減小一半
現在開始設計帶有收發器的低成本Arria GX FPGA新系列
2007年5月9號，北京——Altera公司(NASDAQ: ALTR)今天宣布，利用Quartus II軟件7.1，設計人員在高端FPGA設計時，編譯時間能夠縮短一倍，而存儲器資源占用減半。這一新的軟件版本延續了Altera在提高性能和效能上的領先優勢。用戶現在可以在Quartus II軟件訂購版和網絡版中開始全系列Arria GX FPGA設計。
Altera亞太區市場總監梁樂觀表示：“我們承諾幫助客戶獲得最前沿的性能和效能。作為唯一能夠支持64位Windows和多處理器的FPGA供應商，Altera縮短了編譯時間，減小了存儲器資源占用，比競爭對手有明顯的優勢。”
更快的編譯時間
Altera在編譯時間上的改進措施提高了客戶采用Quartus II軟件設計新系統的效能。和競爭高端65nm FPGA相比，利用高級布局布線算法，Quartus II軟件7.1和Stratix III FPGA的編譯時間平均縮短了一倍。為進一步加速設計過程，客戶使用多處理器計算機要比單處理器計算機的編譯時間少20％。Altera Quartus II軟件是唯一由FPGA供應商提供的支持多處理器(例如，Intel Core 2 Duo和Quad以及AMD Athlon 64 X2)的軟件，能夠充分發揮當今雙核以及四核計算機的優勢。
Arria GX FPGA支持
Quartus II 為Arria GX FPGA提供完整的設計流程支持，包括：
●TimeQuest時序分析器——迅速簡捷地實現時序逼近
●漸進式編譯——幫助您盡快完成設計
●PowerPlay功耗優化工具——降低功耗
●SOPC Builder和DSP Builder ——進行系統級設計
●支持PCI Express (x1, x4)、千兆以太網和Serial RapidIO™ 協議
增強SOPC Builder工具
這一新版本還提高了Altera SOPC Builder自動系統開發工具的效能。對基礎構造的改進以及交互性能更好的GUI可以快速實現大型系統編譯，新的Avalon Streaming接口適合在兩個知識產權(IP)模塊之間發送流數據。7.1版還包括新的Avalon存儲器映射時鐘交叉橋接，流水線橋接以及散射收集直接存儲器訪問(DMA)控制器，進一步提高了系統性能。
器件支持
客戶現在可以使用Quartus II軟件7.1來設計Altera最近發布的所有器件系列型號，包括Arria GX、Stratix III和Cyclone III FPGA。Quartus II軟件訂購版和網絡版都支持新的Arria GX系列，利用這一工具，設計人員能夠迅速將其PCI Express x1和x4、千兆以太網以及Serial RapidIO設計推向市場。
Quartus II7.1軟件的特性和增強功能
Quartus II 7.1軟件對Altera新的Stratix III器件以及其他CPLD、FPGA和結構化ASIC系列提供軟件支持。其性能和效能改進的其它亮點包括：
· 多處理器支持：支持多處理器計算機在編譯時進行並行處理，從而縮短了編譯時間。Quartus II軟件首次實現了由FPGA供應商提供的多處理器支持，發揮了新的多核處理器的優勢。
· 分離窗口支持：Quartus II軟件GUI用戶可以在桌面上獨立移動各個工具窗口，方便了設計分析和管理。
· 芯片規劃器：新的集成平面規劃器和芯片編輯器進行詳細地設計平面分析和工程更改單(ECO)編輯。
· 高級I/O時序：支持設計人員在Quartus II軟件中輸入電路板走線參數，實現更精確的I/O分析，更迅速地達到時序逼進。
· 引腳規劃改進：從引腳規劃器結果中自動建立頂層設計文件，實現更徹底的I/O分析，加速實現電路板設計。
· Windows 64位版本：Quartus II軟件64位版本運行在Microsoft Windows XP Professional x64上，設計人員可以充分利用計算機的4Gbytes內存優勢。
· 擴展Linux支持：除了Red Hat Enterprise Linux外，Quartus II軟件還支持SUSE Linux Enterprise 9。
其它改進
Quartus II軟件7.1豐富的特性和改進措施幫助客戶在設計Altera FPGA、CPLD和結構化ASIC時發揮最大效能和性能。
·更快的TimeQuest時序分析器 – 更快地逼近時序，縮短編譯時間，減少存儲器資源占用，並且方便地從Altera標准時序分析器進行轉換，從而提高了效能。
·新的編譯時間向導 – 在設計流程中建議縮短編譯時間的設置，提高了效能。
·新的在系統源和探測編輯器 – 設計人員可以在運行期間驅動器件激勵，采樣內部節點，縮短了驗證時間。
·擴展綜合 – 新的文本編輯器、新的HDL模板以及真雙端口RAM更迅速地完成設計輸入。
·更新並行閃存裝入 – 閃存編程時間縮短一倍，為閃存器件提供突發模式支持，更迅速地配置器件。
·提高可用性 – 使用高級Quartus II消息控制台，簡化設計過程，加速停止過程。
·自動通告 – 通過Quartus II桌面新軟件下載和服務包，實現自動通告。
OS支持
Windows XP Professional x64 (32位)——運行Quartus II軟件32位應用軟件的Windows XP Professional x64操作系統支持Quartus II 軟件。64位硬件/軟件平台上運行32位應用軟件的優勢在於能夠訪問更多的存儲器，從而提高了性能。
Red Hat Linux Enterprise 4.0——現在提供支持。
Altera簡介
Altera的可編程解決方案幫助系統和半導體公司快速高效的實現創新，突出產品優勢，贏得市場競爭。請訪問www.altera.com或www.altera.com.cn，了解更詳細的信息。
Altera，Programmable Solutions Company（可編程解決方案公司），stylized Altera logo（程式化Altera標識），specific device designations（專用器件名稱）和所有其他專有商標或者服務標記，除非特別聲明，均為Altera公司在美國和其他國家的商標和服務標記。所有其他產品或者服務名稱的所有權屬於其各自持有人。ModelSim是Mentor Graphics公司的商標。
代碼
Title ALTERA.QUARTUS.II.v7.1-QUASAR
c Altera
Type FPGA Design
Size 1CD 52x15MB
Date 05/14/2007
URL http //www.altera.com/products/software/products/quartus2/qts-index.html
Quartus II software enables the highest levels of productivity and the
fastest path to design completion for both high-density and low-cost FPGA design.
Dramatically improve your productivity compared to traditional FPGA design flows.
Take advantage of the following productivity enhancing features today
TimeQuest timing analyzer is a new, next-generation ASIC-strength timing analyzer
supporting the industry-standard Synopsys Design Constraints SDC -based timing
analysis methodology.
PowerPlay power analysis and optimization technology provides automated power
optimization capabilities and helps you effectively manage power from design concept
through implementation.
Incremental compilation supports the bottom-up design flow that allows design blocks
to be created and optimized independently. System architects can incrementally integrate
optimized design blocks while the performance of the design blocks is preserved
throughout the integration process.
SOPC Builder eliminates mundane and error-prone system integration tasks and allows you
to build systems in minutes.
Push-button physical synthesis technology and the automated Design Space Explorer DSE
simplify design optimization.
Extensive cross-probing support between tools helps identify and correct design issues.
The pin planner feature PDF enables easy I/O pin assignment planning, assignment, and
validation.
Complete command-line and tool command language Tcl scripting interfaces give you
advanced scripting capabilities.
Installation
------------
Unrar, mount or burn.
Check /crack dir.
Enjoy
TEAM QUASAR