中文名: 集成電路邏輯合成軟件英文名: Synopsys Design Compiler Synopsys FPGA Compiler II資源格式: 光盤鏡像版本: windows制作發行: synopsys地區: 美國簡介:


[通過安全測試]
殺毒軟件：symantec
病毒庫：2006-3-15
通過安裝測試 WindowsXP SP2
軟件版權歸原作者及原軟件公司所有，如果你喜歡，請購買正版軟件
這是本軟件windows平台最後一個版本, 最新版本都為unix版.
共享服務時間: 不定時供源
共享服務器:razorback 2
Synopsys Design Compiler
破解說明(更新):
1.運行安裝文件，按照提示進行安裝過程。
2.把license file的前面第一行改為如下： SERVER this_host ANY 27000
3.然後設置環境變量(HOME)為你的安裝目錄。
4.設置環境變量（LM_LICENSE_FILE） 為 D: Synopsys LICENSE.DAT;D: Modeltech_6.0c LICENSE.DAT（這裡是你的licence的存放地址。我又裝了modelsim 軟件，同樣要設置LM_LICENSE_FILE 的licence地址，所以用分號隔開，這樣兩個程序都能啟動）
注：鏡像上說明的要用scl激活本人測試根本不用安裝。
Design Compiler
Design Compiler美國Synopsys公司的邏輯合成工具。DC得到全球60多個半導體廠商、380多個工藝庫的支持。據最新Dataquest的統計，Synopsys的邏輯綜合工具占據91%的市場份額。DC是十二年來工業界標准的邏輯綜合工具，也是Synopsys最核心的產品。它使IC設計者在最短的時間內最佳的利用硅片完成設計。它根據設計描述和約束條件並針對特定的工藝庫自動綜合出一個優化的門級電路。它可以接受多種輸入格式，如硬件描述語言、原理圖和網表等，並產生多種性能報告，在縮短設計時間的同時提高設計性能。


Synopsys FPGA Compiler II
　　FPGA Compiler II是一個專用於快速開發高品質FPGA產品的邏輯綜合工具，可以根據設計者的約束條件，針對特定的FPGA結構（物理結構）在性能與面積方面對設計進行優化，自動地完成電路的邏輯實現過程，從而大大降低了FPGA設計的復雜度。FPGA Compiler II利用了特殊的結構化算法，結合高層次電路綜合方法，充分利用復雜的FPGA結構將設計輸入綜合成為滿足設計約束條件，以宏單元或LUT為基本模塊的電路，可以多種格式輸出到用戶的編程系統中。FPGA Compiler II為FPGA設計者提供高層次設計方法，並為IC設計者用FPGA做樣片而最後轉換到ASIC提供了有效的實現途徑。