中文名: 賽靈思FPGA設計英文名: Xilinx PlanAhead Design Analysis Tool v10.1資源格式: 光盤鏡像發行時間: 2008年制作發行: 賽靈思 Xilinx地區: 美國簡介:


下載連接來自TLF，未經過安全檢測與安裝測試，使用者後果自負與本論壇無關
資源版權歸作者及其公司所有，如果你喜歡，請購買正版
語言：英語
網址：http://www.xilinx.com
類別：FPGA設計
xilinx 出品的層級化設計與分析解決方案。
PlanAhead™ 提供了更快更有效的 FPGA 設計解決方案，幫您實現性能目標。
PlanAhead 工具簡化了綜合與布局和布線之間的設計步驟，使得您能夠將大型設計劃分成較小的、更易於管理的模塊，並集中精力優化各個模塊。這種方法極大地提升了整個設計的性能和質量。
PlanAhead 包含 PinAhead 技術，可以幫助用戶更好地處理引腳分配的復雜性問題。PinAhead 提供了一個以全自動或半自動方式將 I/O 端口分配到物理封裝引腳上的環境。
PlanAhead 提供了層次化、基於模塊的、模塊化和增量設計方法，讓設計者只需改變一部分設計，而保持其它部分的完整性，從而縮短了設計迭代。即使是在經常改動的情況下，它也能讓您保持所需的性能。
PlanAhead 提供了一個直觀的環境，並且能夠為您的設計提供原理圖、平面布局規劃或器件圖。您可以確定和改進設計的層次，以便獲得更好的結果和更有效地使用資源，從而獲得最佳的性能和更高的利用率。
代碼 ▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄
█▀ ▄▄▄▄▄▄ ▀ ▄▄▄▄▄▄ ▀ ▄▄▄▄▄▄ ▀ ▄▄▄▄▄▄ ▀▓
▄▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ █
█ ▄██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ █
█▄ ▄██▓ ██▓ ▄██▓ ██▓ ██▓ ██▓ ██▓ █
▓ ▄██▀ ██▓ ▄▄▄ ███▄▄▄▄ ██▓ ██▓ █
▒ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ █ x FEAR
░ ██▓▄▄██▓ ▀█▓▄▄██▀ ██▓ ██▓ ▀█▓▄▄██▀ █
▀▄ ▄ ▀ ▄ ██▓▄ ▓▄▄▄█▀▀▀ ▀
░▓█▄ ▄▄▀ ▄▓██▄ ▐▀ ▀▌█▄▄ ▄▄▄▄▀▄
░███▀ ▄ ▄███░ ▄██▀░▀██▄ ▐█▄█▌▀█████▄██████▓▀ ░█▄ ░ ▄▄▀ ▄▄▄▄▄▄
░███░ ▀░███░█▓▀░░ ███ ███░░ ░▀▀███▀░ ▄▀ ▄ ▐█▓ ▄▓█▌ ▄▓██▀▀▀▓██▓▄
░███░ ░███░███░ ███░███░ ██▓░ ▀▓▀ ░███▄ ░▐██▌▐▓██░░ ████▌░
░███░ ░███░███░ ███░███░ ███░ ░▄▄▄ ████▓▄ ░▐██▌▐██▌░ ▐███▌░
░███░ ░███░███▄▄▄▄ ▀██░███░ ███░ ▓██░ ███░▀██▄ ░▐██▌▐██▌░ ░░░░░
░███░ ▄ ░███░███░░░░ ███░███░ ███░ ███░ ███░ ░▀█▓▄▐██▌▐██▌░ ▄▄▄▄▄
░▓██░▄█▀█▄ ░███░███░ ███░███░ ███░ ░███░ ███░ ░ ▀████▌▐██▌░ ▐▓██▌░
░▓▓██▀░░░▀▓▄▓██░███░ ███░███░ ███░ ░███░ █▓█░ ░░███▌▐██▌░ ░███▌░
░▓█▀░░ ░░▀█▓█░███░ ▓██░█▓█░ █▓█░ ░▓██░ ▓██░ ░▐▓█▌▐█▓▌░ ░███▌░
░▀░░ ░░▀█░▓██░ ▄▓▓█░▓██░ ▄▓██▄ █▓█░ █▓█░░ ░▐██▌▐▓██████████▓▌░
░ ▄▄▄▄▄▄▄▄▄▄▄ ▀██░ ▄▄▄▄▄▄▄▄▄▄▄▄▄▓ ▄▄▄ ▐▀ ▀▌ ▄▄▄▄▄ ▄▄▄▄▄ ▄▄▄▄▄▄ ▄▄▄▄▄▄
█ ▀▄ █ ██▓ ▐█▄▓▌██▓ ██▓ ██▓ ██▓ ██▓ █ █
▓ █ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ▓ ▓
▒ █ ██▓▀▀ ██▓ ██▓ ██▓ ██▓ ██▓ ▄██▓ █ ▒
░ █ ██▓ ▄▄▄ ██▓ ██▓ ██▓ ██▓ ██▓ ▄▄▄ █ ░
▄ █ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ ██▓ █ ▄
▓ ▀█▓▄▄██▓ ██▓ ██▓ ██▓ ███▄▀█▓▄▄██▀ █
▀█▄▄▄▄▄▄▄▄▄██▓ ▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▄▓▀
┌────────────────────────────────────────────────────────────────────────────┐
│■■ » RELEASE iNFORMATiON « ■■│
└─┬──────────────────────────────────────────────────────────────────────────┘
│░│ SOFTWARE NAME PlanAhead Design Analysis Tool
│░├──────────────────────────────────────────────────────────────────────────■
│░│ CRACKER TEAM Z.W.T
│░├──────────────────────────────────────────────────────────────────────────■
│░│ SUPPLiER TEAM Z.W.T
│░├──────────────────────────────────────────────────────────────────────────■
│░│ PACKER TEAM Z.W.T
│░├──────────────────────────────────────────────────────────────────────────■
│░│ RELEASE TYPE KEYFiLE
│░├──────────────────────────────────────────────────────────────────────────■
│░│ PROTECTiON FLEXLm
│░├──────────────────────────────────────────────────────────────────────────■
│░│ RELEASE DATE 04/06/2008
│░├──────────────────────────────────────────────────────────────────────────■
│░│ ZiP NAME ZWTXPL10.RAR
│░├──────────────────────────────────────────────────────────────────────────■
│░│ FORMAT CUe/BiN
│░├──────────────────────────────────────────────────────────────────────────■
│░│ SiZE 1 CD
┌─┴──────────────────────────────────────────────────────────────────────────┐
│■■ » ADDiTiONAL NOTES « ■■│
└─┬──────────────────────────────────────────────────────────────────────────┘
│░│ COMPANY Xilinx
│░├──────────────────────────────────────────────────────────────────────────■
│░│ PLATFORM Windows
│░├──────────────────────────────────────────────────────────────────────────■
│░│ SOFTWARE TYPE iND
│░├──────────────────────────────────────────────────────────────────────────■
│░│ LANGUAGE ENGLiSH
│░├──────────────────────────────────────────────────────────────────────────■
│░│ URL http //www.xilinx.com
┌─┴──────────────────────────────────────────────────────────────────────────┐
│■■ » RELEASE NOTES « ■■│
└────────────────────────────────────────────────────────────────────────────┘
PlanAhead? delivers a faster, more efficient FPGA design solution to help
achieve your performance goals.
The PlanAhead tool streamlines the design step between synthesis and place
and route, allowing you to divide a larger design up into smaller, more
manageable blocks and focus efforts toward optimization of each module. This
methodology results in dramatically improved performance and quality
of the entire design.
look /Crack
┌────────────────────────────────────────────────────────────────────────────┐
│■■ » CONTACT iNFORMATiON « ■■│
└─┬────────────────────────────────────────────────────────────────────────┬─┘
│░│ │░│
│░│ │░│
│░│ PGP KeyID 0x35FD5AAF │░│
│░│ │░│
│░│ Looking for software suppliers, proficient crackers perl coders. │░│
│░│ │░│
│░│ │░│
┌─┴────────────────────────────────────────────────────────────────────────┴─┐
│■■ TEAM Z.W.T 2008 x FEAR ■■│
└────────────────────────────────────────────────────────────────────────────┘