資料介紹

• 電子技術/通信技術

未通過安全和安裝測試，使用後果自負與本論壇無關
軟件版權歸原作者及原軟件公司所有，如果你喜歡，請購買正版軟件
注：此鏈接下載轉自：TLF論壇



程序語言： 英文
軟件分類： 國外軟件 / 零售版 / 電子電路
文件大小： 2CD 1.1GB
評價星級： http://www.9iv.com/down/images/d_star.gif http://www.9iv.com/down/images/d_star.gif http://www.9iv.com/down/images/d_star.gif http://www.9iv.com/down/images/d_star.gif http://www.9iv.com/down/images/d_star.gif
適用平台： 98/Me/NT/2000/XP/.Net/





Altium Designer 6.0 (強大的電子產品開發系統):
Altium Designer是業界首個，也是唯一的電子產品開發系統，在單一設計環境內實現軟件、硬件和可編程硬件開發。允許工程師在單一應用中實現設計中概念到完成的全部功能。

Altium Designer 提供了唯一一款統一的應用方案，其綜合電子產品一體化開發所需的所有必須技術和功能。Altium Designer 在單一設計環境中集成板級和FPGA系統設計、基於FPGA和分立處理器的嵌入式軟件開發以及PCB版圖設計、編輯和制造。並集成了現代設計數據管理功能,使得Altium Designer成為電子產品開發的完整解決方案－一個既滿足當前，也滿足未來開發需求的解決方案。

Altium Designer 6.0是Altium公司繼Protel系列產品（Protel 99，Protel 99 SE，Protel 2000，Protel DXP，Protel DXP 2004，Protel Nexar 2004）後的最新高端設計軟件。
Altium Designer 6.0增強了FPGA的開發功能，特別適用於個人FPGA開發。其軟硬件並行開發思想必將在不久的將來成為FPGA開發的主流思想，在國外已經慢慢地流行起來，並受到很高的評價。



Altium Designer 6.0加強了FPGA-PCB協同設計能力
Windows電子設計軟件開發商Altium公司宣布其最新一體化電子產品開發系統Altium Designer 6.0極大地增強了FPGA-PCB協同設計的能力，工程師可以充分利用FPGA作為系統平台，而且簡化大型FPGA與物理PCB平台的集成。

雖然人們早就認識到了FPGA給邏輯開發帶來的好處，但把這些器件集成到PCB設計流程所帶來的挑戰，會使得PCB線路板設計變得十分復雜並導致整體設計時間超長。通常無需考慮PCB版圖即進行FPGA管腳分配，而在大規模可編程器件中使用的密集封裝技術將使得PCB板布線成為極大的挑戰。

Altium Designer打破了FPGA的使用障礙，把硬連接的PCB平台和軟件及軟連接的邏輯開發集成在一起，後者構成的嵌入式智能通過在PCB線路板上編程以創建完整的應用。Altium Designer 6.0改進了FPGA級設計和PCB級設計間的集成，開發了很多新功能，與現在的大型可編程器件相結合，它們精簡了產品開發。

http://www.ed-china.com/ARTICLES/2006JAN/3/2006JAN19_ICD_EDA_HP_1099F1.JPG


“大型FPGA器件的可用性正改變著工程師的系統設計方法――產品中可以添加更多智能並同時縮短設計時間，減少制造成本。”Altium的創始人和CEO Nick Martin說，“Altium Designer 6.0可幫助工程師在嵌入式智能級和物理設計級充分利用FPGA提供的好處，系統的統一特性打破了在主流設計中廣泛采用可編程器件的障礙，這樣可以充分利用這些器件的擴展資源，簡化邏輯和物理設計。”

Altium Designer 6.0引入了動態網絡重分配概念，PCB布線期間可在線交換FPGA管腳。這包括重新分配預先布線的子網和交換鏈接的差分信號對，差分信號對可利用FPGA器件上充分的LVDS資源。動態網絡重分配在板級具有增強了的FPGA管腳優化引擎，允許工程師充分利用FPGA器件管腳的可重新編程特性，在PCB板極獲得最優的布線方案。Altium Designer系統的統一特性允許在板級完成的管腳交換和FPGA項目的自動同步，減少手動調整處理I/O的耗時。

通常帶有大量管腳的FPGA器件是密集BGA型封裝。這給原型階段的調試帶來很大困難，因為這些器件上的管腳不能直接探測。Altium Designer的LiveDesign開發方法允許工程師在開發中可與基於FPGA的設計直接交互。 Altium Designer 6.0具有改進的JTAG器件浏覽器，可提供系統中所有JTAG器件的管腳狀態顯示，在調試期間工程師可以實時檢測管腳信號狀態。管腳狀態也可以在源原理圖和PCB版圖動態顯示，‘定位’查看設計文檔內的信號狀態。另外還有Altium Designer的FPGA虛擬儀器，可用來設定並監控FPGA內的信號，給設計師提供電路運行完整的狀態圖，以進行系統的邏輯和物理調試。

http://www.ed-china.com/ARTICLES/2006JAN/3/2006JAN19_ICD_EDA_HP_1099F2.JPG


FPGA系統的在線測試在Altium Designer 6.0中得到改進，提供增強的邏輯分析儀(LAX)虛擬儀器。可配置的LAX可監控FPGA內從8位到64位帶寬的總線，支持多重信號集的連接。任意信號都可用來觸發輸入或選定為數據源。當可配置的LAX連接到處理器指令總線時，總線數據可顯示為反匯編的代碼指令，代碼相關的問題可方便地在虛擬儀器輸出中進行跟蹤。

Altium Designer 6.0中32位的基於FPGA的處理器系統也有更多通用性，支持大量第三方的軟核和分立處理器，包括Xilinx MicroBlaze軟處理器、Sharp BlueStreak LH79520(基於ARM720T)和AMCC PowerPC 405CR分立處理器。這些新器件的支持，對於已經有了8位和32位目標獨立軟處理器支持的Altium Designer設計系統來說，使設計者在使用FPGA進行嵌入式系統開發時更加靈活。Altium Designer 6.0提供的包裹連接器內核可幫助設計者定位支持的第三方處理器，同時保留Altium Designer環境的所有設計功能，包括使用Altium Designer虛擬儀器方便地連接基於FPGA外設和用LiveDesign進行調試。Altium基於Viper的編譯器工具鏈保證所有處理器間的軟件兼容性，包裹連接器內核提供硬件兼容性。這意味著嵌入式設計師無需花費高昂的重新設計工程的代價即可在處理器間進行設計移植。

通過世界范圍內的Altium銷售與支持中心，可以直接購買到Altium Designer 6.0。有關Altium Designers的靈活產品許可證選項定價及相關信息，客戶應與當地的Altium銷售與支持中心聯系。


http://www.ed-china.com/ARTICLES/2006JAN/3/2006JAN19_ICD_EDA_HP_1099F3.JPG


Altium Designer 6.0在FPGA開發方面有以下主要特點。
（1）支持不依賴於FPGA廠商即各個廠商通用的數字系統開發。
Altium Designer 6.0支持NanoBoard開發器。NanoBoard開發器標准配置有兩塊可以選擇的FPGA子板，分別為：Altera Cyclone（EP1C12-Q240C7）和Xilinx Spartan IIE（XC2S300E-PQ208C），由於各個廠家不同芯片引腳有些不同，Altium Designer 6.0提供了一個可以定義引腳之間連接的約束文件（Constrain Files），可以定義不同FPGA與PCB上的引腳對應關系。這樣就可在NanoBoard上將設計好的FPGA邏輯關系換燒到不同的廠家生產的不同系列的FPGA上；就可以依賴於不同廠商的FPGA而進行開發，這一點在實際開發中有很大的好處。
Altium Designer 6.0實現了跨廠家FPGA設計，以前FPGA每一個廠家每一個系列的FPGA設計都需要有專門對應的下載工具，但是現在Altium Designer 6.0克服了這種麻煩，實現了不受芯片廠家型號約束的設計方法。
（2）豐富的原理圖庫，有大量的預綜合元件，包括處理器。
在原理圖庫裡有大量預綜合的元器件，設計者可以調用到FPGA設計上。包括很多IP模塊可以直接調用。有大量免費使用的IP庫可以放心使用。在設計中需要的元件基本上都可以在IP庫裡找到，包括51核和DSP模塊等。這給IP資源復用（IP Reuse）帶來了很大的方便。
IP資源復用（IP Reuse）是指在集成電路設計過程中，通過繼承、共享或購買所需的智力產權內核，然後再利用EDA工具進行設計、綜合和驗證，從而加速流片設計過程，降低開發風險。IP Reuse已逐漸成為現代集成電路設計的重要手段，在日新月異的各種應用需求面前，超大規模集成電路設計時代正步入一個IP整合的時代。
Altium Designer 6.0把FPGA設計上升到IP核上來，可以不用以前的HDL語言進行描述。這就降低了FPGA設計的門檻。
（3）在工程的設計和調試階段都支持原理圖導向設計方法。
開發系統提供原理圖設計，在設計階段可以方便模塊之間的連接；在調試階段可以很清楚地看出各模塊之間的邏輯關系，方便調試。
以FPGA為核心的PLD產品是近幾年集成電路中發展得最快的產品。隨著FPGA性能的高速發展和設計人員自身能力的提高，FPGA將進一步擴大可編程芯片的領地，將復雜專用芯片擠向高端和超復雜應用。隨著處理器以IP的形式嵌入到FPGA中，ASIC和FPGA之間的界限將越來越模糊，未來的某些電路板上可能只有這兩部分電路：模擬部分（包括電源）和一塊FPGA芯片，最多還有一些大容量的存儲器。由於芯片設計的復雜性和產品面市時間對於保證終端市場的成功率至關重要，設計師不斷尋求縮短設計周期的方法，以及更有效的設計方式。隨著我們步入系統級芯片時代，利用IP內核和可編程邏輯進行設計復用顯得日趨重要。
（4）豐富的虛擬儀器。
虛擬邏輯分析儀、虛擬頻率發生器、頻率計數器、I/O模塊、ROM仿真器，為嵌入式系統開發提供很大的便利。虛擬儀器可以對FPGA裡面的模塊或模塊與模塊之間的邏輯關系進行測試檢驗。
（5）為了方便在FPGA上設計嵌入式系統，Altium Designer 6.0完全綜合了Altium獨特的基於FPGA的現場設計開發板——NanaBoard（Nano-level Breadoard）和一系列的混合到原理圖層的FPGA物理設備。一旦設計被綜合並下載到NanaBoard，設計者就可利用JTAG通信技術對任何核進行通信和控制。
JTAG是Joint Test Action Group的縮寫，是一個國際標准（IEE 1149.1-2001）。是為了測試PCB開發的。利用JTAG可以對芯片進行邊界掃描仿真。但是邊界掃描仿真器不能提供真實的路徑，因為JTAG邏輯沒有通向內部地址和數據線單元。一般的JTAG仿真不能看到內部的邏輯情況。而Altium Designer 6.0利用其軟鏈——Nexus鏈，可以使用虛擬儀器看清FPGA的內部構造並對其進行調試。在開發調試過程中，可以很方便地看清楚FPGA內部的情況，也可以實時地觀察FPGA發生的情況，而且在Altium Designer 6.0平台上可以看到FPGA裡面燒寫進去的模塊。
（6）支持軟硬件並行開發，克服以往嵌入式系統軟硬件開發的串行開發形式中的缺點。這種方法必將成為以後FPGA開發的主流方法。
傳統的嵌入式開發流程是：系統級設計→PCB板硬件制作→硬件調試→嵌入式軟件開發→軟件調試→整個系統的軟硬件綜合調試，發現問題後再從流程開始檢查調試。這是一個串行的開發流程，造成的問題是一個系統開發時間過長和調試不方便，發現問題再修改會很麻煩。現在很多嵌入式開發存在的問題是，在硬件開發階段，那些軟件開發工程師無從下手，非得等硬件PCB板做出來才可以基本進行開發，從而浪費了人力和時間。而Altium Designer 6.0提供了一個軟硬件並行的開發方法。當系統級設計完成以後，PCB板硬件工程師可以進行制作板子，嵌入式軟件工程師可以進行芯片級的嵌入式軟件開發，而到最後調試時出現問題可以很方便地進行軟硬件各自的修改。這種軟硬件並行的開發方法已經在國外慢慢流行起來，在不久的將來將成為嵌入式系統開發的主流方法。




如果暫時無源請耐心等待